ＤＲＣ

ID	分類	質問	回答	日付
	ＤＲＣ	ネット比較有りのＤＲＣを実行しても未配線部分がエラーとして表示されない。	ＤＲＣ設定の配線チェック項目［未配線ピン］がオンの場合、未配線部分（ラッツの状態）のネットチェックは行われません。これは配線途中や図形線のパターンを信号線化する際に余計なエラーを表示しない為に利用しますので、通常、特に配線終了後のＤＲＣでは必ずオフにしてＤＲＣを実行して下さい。	01/02/07
113	ＤＲＣ	ベタ（ネガ）とパターン（ポジ）が混在している内層でパターンとＶＩＡ（クリア）が接触しているのにエラー表示されない。	パターンや塗り込みとクリアのクリアランスチェックは行われませんので、代わりにドリルチェックをオンにして穴とパターンのチェックを行います。ちなみにサーマルや通常ランドはクリアランスチェックが行われます。
92	ＤＲＣ	図形線を信号線にする方法（シグマの信号線ＰＣＢも含む）	処理方法は次の通りです。１．入出力－ネットインを行います。２．ＤＲＣを次に設定で実行します。　・ネット比較あり　（チェックボックスＯＮ）　・未配線ピン無視（チェツクボックスＯＮ）３．ＤＲＣの結果がエラー無しの場合に限り、ラッツは削除され図形線から信号線に変ります。エラーがあった場合は、エラー個所を修正して再度ＤＲＣを実行します。エラーが無くなるまでＤＲＣを実行して下さい。
91	ＤＲＣ	ベタ層でクリアフラッシュに囲まれて浮島状になっているベタがＤＲＣでエラー表示（その部分に接続しているサーマルの断線）されない。このような形状もチェックする方法は？	自動ボイドでＤＲＣ用ベタ（塗り込み）のクリア部分をくり貫いてからＤＲＣを実行します。処理は次の順序で行います。（この方法は信号線で配線した場合のみ有効です。）＜自動ボイド実行前の準備＞処理する塗り込みに論理ネット名をつけます。ＤＲＣをネット比較有りで実行して下さい。ＤＲＣ終了後は[編集-塗り込み]で論理ネット名を確認して下さい。＜自動ボイドの設定＞まず、クリアランスを次のように設定します。　ピン、ＶＩＡ、ラインのクリアランスを「0」に設定。　塗り込みのクリアランスを「－１」に設定。次に、ベタと同じネット名が付いているＶＩＡ、ＰＩＮにボイド処理をしないように非処理対象のネットを選択します。非対象ネットのリストから処理する塗り込みのネット名を選択し、非対象データのＶＩＡとＰＩＮを選択します。注1：自動ボイドで処理可能な塗り込みの構成図係数は2047までです。実行後の構成図係数がそれ以上になる場合は処理されません。そのような場合は塗り込みを分割してから実行して下さい。注２：塗り込みのライン幅は0.2ミリ以下して下さい。あまり太いライン幅を使用すると浮島のチェックが正確にできない場合があります。＜ＤＲＣの実行＞ネット比較有りでＤＲＣを実行します。実行結果でベタに関するクリアランスエラーやネット比較エラーが表示された場合、浮島になっている可能性がありますので、その箇所を確認してください。
90	ＤＲＣ	ドリルチェック有りでＤＲＣを実行したところ、エラー結果が”［Ｃ１］の［１］ピンと塗り込みがグランド１Ａで穴と接触”となった。グランド１Ａはベタ層だが、エラー原因は？	■このようなエラーは２つ考えられます。１．ベタ層レベルの［Ｐ／Ｎ］が［ポジ］になっている。ベタ層は［ネガ］にします。２．ベタ層レベルにクリアフラッシュが設定されていない。または穴に対するクリアサイズが適切でない。ＶＩＡ表で適当なサイズのクリアフラッシュを設定します。
89	ＤＲＣ	信号線機能で配線したＭＰＷをネット比較有りでＤＲＣを実行したところ、エラー結果に ”部品［Ｒ８０］の［２］ピンのネットが［ＶＣＣ］から［ＧＮＤ］に変更された” とメッセージが表示された。エラー原因と個所を見つける方法は？	■次のような原因が考えられます。１．ベタ層でＶＣＣへ接続するサーマルがＧＮＤへ接続されている。２．パターン層でＶＣＣのパターンがＧＮＤのパターンと接触している。 ■確認は[チェック－ネット表示]を利用します。この機能は各信号線が持つ論理ネット名と物理ネット名（ＤＲＣによる逆ネット）を元に指定したネット名のデータのみ表示します。最初に物理ネット名を指定すると、その物理ネット名を持つ全データが通常の表示色で表示されます。次に同じ論理ネット名のデータも表示すると、論理ネット名と物理ネット名が一致している正しいデータが白色表示されます。この状態で、白色表示のデータと、通常表示色のデータが接触している箇所がエラーの原因です。通常、パターンやＶＩＡの論理ネット名と物理ネット名は一致しますが、異ネットのパターンや塗り込みに接触（接続）すると物理ネット名は、その接触したパターンや塗り込みと同じになります。
78	ＤＲＣ	レジスト対シルクのクリアランスチェック	＜設定１＞ルール表の外層用に設定したルール番号のシルク設定にクリアランス値を設定します。＜設定２＞レベル表でレジスト層とシルク層（シルク展開後の文字、ライン、塗り込みが存在する層）のＤＲＣ項目を「ＯＮ」に設定します。＜設定３＞ＤＲＣを実行します。
72	ＤＲＣ	内層ベタ層のサーマルがスリットにかかっており、隣の塗り込みとのクリアランスが取れていない為、電気的にはＯＫでもＤＲＣでエラーになってしまう	内層ベタ用のルール番号を追加設定し、ピン、ＶＩＡと塗り込みとのクリアランス値を小さくします。ベタ同士のチェックは塗り込みと塗り込みのクリアランス値でチェックされます。
69	ＤＲＣ	線長リストのピン数が正しくない。	線長リストは信号線機能で配線した箇所のみ出力され、図形線の配線は無視されます。信号線と図形線が混在する場合も同様で、図形線部分は出力されません。図形線の配線を線長リスト出力するにはＤＲＣネット比較で信号線化（ＤＲＣエラーゼロが条件）させます。
55	ＤＲＣ	画面上、明らかに異なるパターンが同一ネットになってしまう。	ＳＭＤピンを構成している図形線や塗り込みとダミーＶＩＡのピン番号が一致しておらず、隣ピンとピン番号が重複しているとそのようになります。ピン番号が合っているか確認する方法は同一ネットになってしまう部品を［ﾁｬｲﾙﾄﾞ-読込みＰＣＢ]で図形データに展開後、［編集-変更-図形線、塗り込み、ＶＩＡ］で各データのピン番号を確認します。確認により、ピン番号に間違いが見つかった場合は［更新-ピン名］でＳＭＤピンを再定義した後、部品登録と部品更新を実行します。
44	ＤＲＣ	内層ベタへの接続でサーマルを使用せずに直接接続したい場合の対処方法について。	内層ベタと同レイヤーの”配線層２”レベルを追加設定し（Ｐ／Ｎはネガにする）、ＣＡＭ出力したくないサーマルはそのレベルに設定します。ＤＲＣは”配線層２”のレベルも実行します。ＣＡＭ出力は”配線層２”を出力しないで通常どおり内層ベタのレベルのみ出力します。
37	ＤＲＣ	ＧＢインしたデータ（部品無し）の実行結果がまったく表示されない。Ｖ２．０８	Ｖ２.０８まではピン番号付きのピンが一つも存在しないとＤＲＣは実行されません。取り付け穴など一部を部品化するとエラーが表示されるようになります。Ｖ２．０９以降は、このような場合でも対応可能です。	00/07/28